Je vous rappelle la soutenance de la thèse de doctorat d'Etienne
Bergeron à 14h00 aujourd'hui.
Sujet : Compilation efficace pour FPGA reconfigurable dynamiquement
Le candidat vise à démontrer la faisabilité, pour un circuit
configurable de type FPGA, de se reconfigurer lui-même dynamiquement à
la manière des compilateurs JIT pour augmenter son efficacité à exécuter
un algorithme. Parmi les résultats de recherche, le candidat montrera
comment il est parvenu à retrouver le format des fichiers de
configuration d'un FPGA et comment il est capable de programmer un
circuit en quelques millisecondes alors que les outils commerciaux
demandent en général des minutes, voire des heures.
Bienvenue à tous !
Président-Rapporteur Poulin, Pierre
Directeur de Recherche David, Jean Pierre
Codirecteur Feeley, Marc
Membre du Jury Monnier, Stefan
Examinateur Externe Thibeault, Claude, Département de génie
électrique, École de Technologie Supérieure
Représentante du Doyen : Bourlioux, Anne, Faculté des arts et des
sciences, Département de Mathématiques et de Statistique
Date MERCREDI 10 décembre, 2008
Heure 14:00
Endroit Local 3195
Pavillon André Aisenstadt
2920 Chemin de la Tour